AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (Aurix-3G Dritte Generation)

Die Entwicklung effizienter Embedded-Systeme verlangt fundiertes Wissen über moderne Mikrocontroller-Architekturen. In dieser kompakten Weiterbildung lernen Sie die neueste Generation der AURIX™-Bausteinfamilie kennen und verstehen ihre Multicore-Architektur sowie die erweiterten Safety-Funktionen im Detail.

Der AURIX™ TC4xx Crashkurs richtet sich an Entwickler und technische Fachkräfte, die ihre Software-Architekturen optimal auf die Hardware der dritten Generation (Aurix-3G) abstimmen möchten. Sie erfahren, wie Sie performante und ressourceneffiziente Systeme konzipieren und dieses Wissen unmittelbar in Ihren Projekten umsetzen.

Im Mittelpunkt stehen die architektonischen Neuerungen und Besonderheiten dieser 32-Bit Multicore-Familie. Neben den Grundlagen der Systemarchitektur erhalten Sie praxisnahe Einblicke in die TriCore™-Subsysteme, Schutzmechanismen sowie die zugehörigen Safety- und Security-Konzepte.

Durch das kompakte Format profitieren Sie von einem strukturierten und zeitsparenden Einstieg in die Gesamtthematik. Kunden berichten von einer dreimonatigen Zeitersparnis, da praktische Tipps zu Multicore und Safety den Lernprozess deutlich beschleunigen.

Ein besonderer Vorteil dieser Fortbildung ist der effektive und zeitsparende Einstieg, der theoretisches Wissen direkt mit anwendungsorientierten Hinweisen verbindet. So gewinnen Sie schnell Sicherheit im Umgang mit der neuen Architektur und können fundierte Entscheidungen für Ihre Software-Entwicklung treffen.

Bitte beachten Sie, dass die Aurix-3G-Kursunterlagen auf Englisch bereitgestellt werden und für die Teilnahme ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich ist.

• Introduction
  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks
• System Architecture
  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture
• Infrastructure
  • Crossbars
  • Peripheral Buses
  • Bridges
• Virtualization
  • Use Cases
  • Implementation Patterns
• TriCore™ CPU Subsystems
  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)
• Protection Mechanisms
  • PROT
  • Access Protection Unit (APU)
• Interrupt Router
  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts
• System Control und Management
  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting
• Safety Concept
  • Measures
  • Safety and Security Management Unit (SMU)
• Security Concept
  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite
• Debug- und Trace-Aspekte
  • New internal Architecture
  • SMP vs. AMP Debug
• HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch
• HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.