Armv8-R Workshop: 32-Bit Cortex® Microcontroller Core for Real-Time Applications in Automobiles, the Industry and Embedded Systems

Wer sich fundiertes Wissen über moderne 32-Bit-Prozessorarchitekturen für Echtzeitanwendungen aneignen möchte, findet hier einen strukturierten und praxisnahen Einstieg. Im Mittelpunkt steht die Armv8-R Core-Architektur, die in Automobilen, industriellen Systemen und Embedded-Anwendungen zunehmend an Bedeutung gewinnt.

Der Armv8-R Workshop: 32-Bit Cortex® Microcontroller Core for Real-Time Applications in Automobiles, the Industry and Embedded Systems vermittelt Ihnen ein klares Verständnis für Aufbau, Funktionsweise und die konkreten Vorteile der Real-Time-Core-Architektur. Sie lernen, geeignete Microcontroller mit den passenden Cores gezielt auszuwählen und deren Potenzial voll auszuschöpfen.

Diese Weiterbildung richtet sich an alle, die Software in C und Assembler entwickeln und dabei Safety- und Security-Mechanismen sicher einsetzen möchten. Damit erhalten Sie den idealen Ausgangspunkt für die Entwicklung Cortex® v8-R-basierter Systeme.

Im Verlauf der Schulung beschäftigen Sie sich unter anderem mit der Cortex® R52 Prozessorarchitektur, der Behandlung von Exceptions und Interrupts sowie mit Speicherkonzepten und der Memory Protection Unit. Ergänzend werden zentrale Safety-Aspekte wie Dual Core Lockstep und ECC praxisorientiert vermittelt.

Praktische Übungen sowie umfangreiche Schulungsunterlagen stehen Ihnen per USB-Stick oder als Download zur Verfügung. So können Sie das Erlernte im Berufsalltag jederzeit nachvollziehen und direkt anwenden.

Konkrete Tipps zu Multicore, Safety und Security sorgen dafür, dass Sie schnell und kompakt in das Gesamtthema einsteigen. Der klare Praxisbezug schafft Ihnen dabei einen effizienten und zeitsparenden Jump-Start in die Entwicklung anspruchsvoller Echtzeitsysteme.

• Overview Arm®v8 Real Time Profile
• Cortex® R52 Processor Architecture
• Instruction Sets
• Synchronization and Barriers
  • Exclusive monitors
• Writing C for Arm
• Exceptions and Handling
  • Exception levels
  • Interrupts and aborts
  • Interrupt controller architectures
  • Routing and trapping
  • Nesting and returning
• Timer
  • Generic timer
  • Performance monitor unit
• Internal Connectivity and Memory
  • Bus interfaces
  • Tightly coupled memory and caches
  • Performance aspects
• Memory Protection Unit
  • Purpose and use cases
  • Regions and attributes
• Safety Aspects
  • Register protection
  • Indirect memory access
  • Dual core lockstep
  • ECC
  • Error reporting
• Debug and Tracing
• Virtualization
  • Use cases
  • Hypervisor
  • Temporal and spatial separation
  • Identification
  • Asynchronous stimuli
• Exercises